Code placement for reducing the energy consumption of embedded processors with scratchpad and cache memories

Yuriko Ishitobi, Tohru Ishihara, Hiroto Yasuura

研究成果: 書籍/レポート タイプへの寄稿会議への寄与

7 被引用数 (Scopus)

抄録

This paper proposes a code placement algorithm for reducing the total energy consumption of embedded processor systems including a CPU core, on-chip and off-chip memories. Our approach exploits a noncacheable memory region for an effective use of a cache memory and as a result, reduces the number of off-chip accesses. Our algorithm simultaneously finds code layouts for a cacheable region, a scratchpad region, and the other non-cacheable region of the address space so as to minimize the total energy consumption of the processor system. Experiments using a commercial embedded processor and an off-chip SDRAM demonstrate that our algorithm reduces the energy consumption of the processor system by 23% without any performance loss compared to the best result achieved by the conventional approach.

本文言語英語
ホスト出版物のタイトルProceedings of the 2007 IEEE/ACM/IFIP Workshop on Embedded Systems for Real-Time Multimedia, ESTIMedia 2007
ページ13-18
ページ数6
DOI
出版ステータス出版済み - 2007
外部発表はい
イベント2007 5th Workshop on Embedded Systems for Real-Time Multimedia, ESTIMedia 2007 - Salzburg, オーストリア
継続期間: 10月 4 200710月 5 2007

出版物シリーズ

名前Proceedings of the 2007 IEEE/ACM/IFIP Workshop on Embedded Systems for Real-Time Multimedia, ESTIMedia 2007

その他

その他2007 5th Workshop on Embedded Systems for Real-Time Multimedia, ESTIMedia 2007
国/地域オーストリア
CitySalzburg
Period10/4/0710/5/07

!!!All Science Journal Classification (ASJC) codes

  • コンピュータ グラフィックスおよびコンピュータ支援設計
  • コンピュータ サイエンスの応用
  • 制御およびシステム工学

フィンガープリント

「Code placement for reducing the energy consumption of embedded processors with scratchpad and cache memories」の研究トピックを掘り下げます。これらがまとまってユニークなフィンガープリントを構成します。

引用スタイル