50-GFLOPS Floating-Point Adder and Multiplier Using Gate-Level-Pipelined Single-Flux-Quantum Logic with Frequency-Increased Clock Distribution

Ikki Nagaoka, Ryota Kashima, Masamitsu Tanaka, Satoshi Kawakami, Teruo Tanimoto, Taro Yamashita, Koji Inoue, Akira Fujimaki

研究成果: ジャーナルへの寄稿 › 学術誌 › 査読

4 被引用数 (Scopus)

フィンガープリント

「50-GFLOPS Floating-Point Adder and Multiplier Using Gate-Level-Pipelined Single-Flux-Quantum Logic with Frequency-Increased Clock Distribution」の研究トピックを掘り下げます。これらがまとまってユニークなフィンガープリントを構成します。

Computer Science